Разработка микропроцессора Эльбрус-16С идет по плану: получены первые инженерные образцы!

Разработка российского 16-ядерного микропроцессора Эльбрус-16С идет в полном соответствии с утвержденным планом.

Как стало известно из Акта сдачи-приемки 3 этапа ОКР «Разработка и освоение серийного производства универсального микропроцессора с производительностью 1,5 Тфлопс для создания на его основе систем высокопроизводительных вычислений», шифр Процессор-15″, все работы проведены в полном объеме.

С фабрики TSMC были получены 15 инженерных образцов микросхем 1891ВМ038 (Эльбрус-16С) и подтверждена их работоспособность.

Комиссия Минпромторга подписала акт приемки работ и рекомендовала приступить к четвертому этапу.

Комиссия рекомендовала внести изменения и дополнения в разработку процессора:

• Увеличить общий объем кэш-памяти до 48 Мб для оптимизации производительности при статическом планировании и существенного сокращения конфликтов при многоядерной работе.

• Увеличить объем оперативной памяти на один микропроцессор до 1 Терабайта (вместо 256 Гигабайт) при доступности соответствующих планок памяти.

• Реализовать дополнительные аппаратно-программные средства МП, обеспечивающие виртуализацию с возможностью исполнения кодов платформы x86-64 (для более полного использования параллельных возможностей многоядерной архитектуры).

• Реализовать аппаратные возможности для динамической оптимизации необходимой для эффективного исполнения динамических языков и повышения скорости работы программ за счет дополнительной оптимизации при их исполнении.

Так же были внесены и другие существенные изменения:

• Суммарная пропускная способность высокоскоростных линков LVDS увеличена до 72 Гб/сек (12 Гб/сек на прием и передачу данных для каждого из 3-х линков).

• Уточнена суммарная пиковая пропускная способность каналов обмена с оперативной памятью — 76 Гб/сек.

• Определено количество портов USB 3.0 — 4

• В состав микропроцессора включены дополнительные контроллеры: а) SPMC — для управления питанием и энергопотреблением на уровне вычислительного комплекса; б) контроллер универсального последовательного порта RS-232.

Но есть в акте и ряд довольно спорных и странных решений.

Так, вместо изначально планируемого контроллера памяти типа DDR4-3200 в акте указан контроллер типа DDR4-2400. Реализация четырех встроенных контроллеров PCI-Express 3.0 (с общей шириной до 32 линий) тоже имеет ряд «особенностей»: они делят физические линии с южным мостом КПИ-2 и одним из трех высокоскоростных линков LVDS для связи с другими процессорами. А контроллеры Ethernet делят одни и те же физические линии с контроллером SATA 3.0.

Но в общем и целом все выглядит довольно многообещающим. Работа идет по плану и если не случится ничего непредвиденного, то окончание разработки микропроцессора и его тестирование комиссией должны произойти с 20 октября по 20 декабря 2020 года.